985 字
3 分钟
考研专业课学习记录2026-08-08
考研专业课学习记录 | 2026-08-08
今日学习内容
2h 主要复盘CPU处理器、存储结构与Cache取指相关知识点
AI知识点带复盘
一、CPU处理器核心考点复盘
- 基本组成：CPU由运算器、控制器、寄存器组、内部总线构成，其中控制器负责指令的取指、译码、执行控制，运算器完成算术逻辑运算，寄存器组用于临时存储数据与指令，减少高频访问内容的主存交互次数。
- 指令周期：经典指令周期分为取指周期、间址周期、执行周期、中断周期，取指周期是所有指令都必须经历的阶段，由PC寄存器提供指令地址，控制单元CU发出读控制信号完成指令读取。
二、存储结构考点复盘
- 存储层次体系：采用Cache-主存-辅存的金字塔层次结构，通过局部性原理平衡存储容量、访问速度与硬件成本，其中Cache位于CPU与主存之间，是缓解处理器与内存速度差的核心优化环节。
- 局部性原理：包括时间局部性（近期访问的数据/指令未来大概率再次被访问）与空间局部性（近期访问的存储单元附近的相邻单元未来大概率被访问），是Cache、虚拟内存等存储优化设计的核心理论基础。
三、Cache取指专项复盘
- 标准取指流程：
- CPU通过PC寄存器获取当前指令地址，将地址发送至Cache控制器；
- Cache通过预定义的地址映射规则，判断该地址对应的缓存块是否存在且标记有效；
- 若命中，则直接从Cache中读取指令，送入指令寄存器IR，同时PC自动自增更新下一条指令地址；
- 若未命中，则触发Cache替换操作，从主存中读取对应数据块加载到空闲缓存块中，再读取目标指令送至IR，同步更新PC值。
- 高频考点延伸：
- 三类映射方式差异：直接映射实现简单但冲突率高、全相联映射冲突率低但硬件开销大、组相联映射是二者的折中方案；
- 平均访问时间公式：，其中为Cache命中率，为单级Cache访问时间，为主存访问时间；
- 配套优化策略：常用LRU（最近最少使用）替换算法降低缓存替换开销，写策略分为写直达（同步更新Cache与主存）与写回（仅更新Cache，脏块替换时再回写主存）。
问题与反思
- 对组相联映射的地址划分细节记忆不够牢固，遇到具体主存地址拆分的题型容易出错；
- 未结合指令流水线场景复盘Cache取指与流水线的协同逻辑，对流水线阻塞的触发条件理解模糊。
收获与总结
- 梳理了CPU处理器的核心组成与指令周期的完整流程，明确了取指周期是所有指令执行的起始环节；
- 理清了存储层次结构的设计逻辑，深刻理解了局部性原理对Cache性能优化的核心作用；
- 完整复盘了Cache取指的全流程，掌握了三类映射方式的核心差异与平均访问时间的计算方法。
💡 碎碎念：踏实吃透每一个知识点！
文档内容由 AI 辅助生成
分享
如果这篇文章对你有帮助，欢迎分享给更多人！
考研专业课学习记录2026-08-08
https://elysiaweb.vercel.app/posts/408/8-8/ 部分信息可能已经过时
相关文章 智能推荐